yztech

Matlab에서 행렬을 텍스트 파일로 저장하는 방법은 여러가지가 있다. Matlab 2019 부터는 writematrix라는 함수도 제공하고 있지만, 그 이전 버전에서는 dlmwrite를 사용하는 것이 편리하다. dlmwrite는 ASCII 형식의 구분 기호 분리된 (dilimited) 파일을 저장한다. (2) dlmwrite(’A.txt’,A)는 행렬 A 를 ‘A.txt’ 파일에 저장하고, 이때 matrix elements들을 구분하기 위해 기본 구분 기호 (delimiter) 인 쉽표 (‘,’)를 사용한다. 데이터는 대상 파일인 파일 이름의 첫 번째 행 첫 번째 열에서 시작하여 기록됩니다. (3) dlmwrite('A1.txt',A,'delimiter','\t') 는 ‘delimeter’로 지정한 구..

gitignore not working .gitignore 파일은 Git이 특정 파일을 추적하지 못하도록 하는 데 사용된다. 즉, Git에서 추적하지 않는 특정 파일이 추적되지 않은 상태로 유지되도록 보장한다. 가장 좋은 방법은 리포지토리를 만들 때 이 파일을 만드는 것이지만 대부분의 경우 이 파일은 원치 않는 파일이 저장되고 있음이 확인된 후에 만들어진다. 문제 저장소에 이미 있는 파일/폴더는 gitignore 파일에 추가했기 때문에 자체적으로 삭제되지 않는다. .gitignore 파일은 추적되지 않는 파일만 무시하고, 이미 추가된 파일은 여전히 추적된다. 해결 방법 이 문제를 해결하려면 .gitignore 파일에 포함된 추적된 파일을 저장소에서 제거해야 한다. 이를 위해 "git rm"을 사용하여 저..

주위에서 아이들이 농구 연습을 하거나 경기하는 걸 보게 되면, 대부분의 아이들이 맞지 않는 농구공을 사용하는 걸 볼 수 있다. 아이들에게 맞지 않는 공은 잘못된 습관으로 이어지기 쉽고, 무거운 농구공을 사용하면서 쉽게 다칠 수 있는 위험도 있다. 아래는 전문가들이 추천하는 농구공 크기이다. 크기 지름 무게 추천 7 29.5” 22 oz 15세 이상 청소년 혹은 성인용, 고등학교, 대학교, 프로용 공식 규격 6 28.5” 20 oz 12-14세 청소년, 12세이상 여아 혹은 여성용, 여자 고등학교, 대학, 프로용 공식 규격 5 27.5” 17 oz 9-11세 남아용, 대부분의 매장에서 판매하는 청소년용 농구공 4 25.5” 14 oz 5-8세 소아용 3 22” 10 oz 4-8세 소아용으로, 보통 미니 농..

마이크 증폭 마이크 음량이 작을 때 마이크 소리를 증폭시키는 방법을 공유합니다. 윈도우 찾기에서 `소리` 를 입력하고, `소리 설정` 에 들어갑니다. 우측 중앙의 입력 부분에서 입력 장치를 확인한 후, 중앙의 장치 속성을 선택합니다. 장치 속성이 열리면, 중앙의 볼륨을 100으로 맞춰서 최대로 볼륨으로 만듭니다. 만약, 여전히 볼륨이 작다면, 관련 설정에서 `추가 장치 속성`을 선택합니다. 마이크 속성 창에서 `수준` 탭에 들어가서, 마이크 중폭을 확인합니다. 마이크 중복의 슬라이드바를 올려주면, 볼륨을 더 크게 키울 수 있습니다. 너무 많이 올리게 되면, 잡음이 들어가거나, 소리가 변질될 수 있으므로 적절한 값으로 설정합니다. 위에서 `확인`을 누른후, 마이크 볼륨이 적절한지 확인하는 방법은 음성 녹음..

SystemVerilog는 기존의 Verilog에 아주 많은 프로그래밍 능력을 추가했다. 이러한 향상을 의도한 목적은 다음 3가지로 볼 수 있다. 코드 간결화 설계시 기능적 결함 줄이기 시뮬레이션과 합성이 동일하게 동작하도록 만들기 Procedural blocks 기존의 Verilog에서는 always문을 사용하여, combinational, latch 와 sequential logic을 생성하였다. 여기서 문제는 합성 툴과 시뮬레이션 툴이 설계자의 어떤 종류의 logic을 표현할려고 헀는지 알 방법이 없다는 것이었다. 이러한 툴들은 procedural block안에 있는 코드를 해석할 수 있었고, 설계자의 의도를 nice한 방식으로 추측하는 것 뿐이었다. combinational logic에서 간단한 ..

SystemVerilog는 Verilog에 cast 연산자를 추가했다: ’() cast 연산자는 3가지 type이 있고, 모두 synthesizable하다. Type casing: sum = int’(r * 3.141592); Size casting: sum = 16’( a+ 5); Sign casting: sum = signed’(a) + signed’(b); casting의 한가지 좋은 사용예로 lint checker에서 size mismatch warning message를 제거할 수 있다. 다음은 a를 b만큼 right rotate하는 합성 가능한 코드이다. logic [31:0] a, y; logic [5:0] b; always_comb y = {a,a} >> b; // rotate a by b..

파라미터 형 모듈은 Verilog에서 매우 강력하고 많이 사용된다. 파라미터들은 각 모듈의 인스턴스를 생성할때 다시 설정할 수 있어서, 그 모듈을 configurable하고, reusable하게 만든다. 기본적인 Verilog는 argument의 size와 type은 parameterized할 수 없어서, configurable하고 reusable하게 작성하는데 제한이 있었다. SystemVerilog는 이런 제약을 해결하는 방법을 제공한다. 그 방법은 parameterized class안에 static tasks나 functions을 사용하는 것이다. task나 function이 호출될때마다, 그 class parameters가 redefine된다. virtual class Functions #(par..

SystemVerilog는 다양한 유형의 array를 제공하여, 복잡한 데이터 구조를 구축하는데 많은 유연성을 제공한다. Static arrays Dynamic arrays Associative arrays Queues 1. Static Arrays 정정 배열은 컴파일하기 전에 크기가 알려진 배열이다. 아래 예제에서는 8 bit 정적 배열이 선언되고 일부 값이 할당되고 반복되면서 해당값을 출력한다. // (a) module tb; bit [7:0] m_data; initial begin m_data = 8'h5a; for(int i=0; i

direction을 가진 modport는 interface 내에서 정의된다. 이들은 한 module 내에서 interface를 접근할 때, 특정한 제한이 있다는 것을 내포한다. modport로 정의하면, 해당 모듈내에서 direction이 정의된 것으로 보면 된다. verilog에서 사용하는 input, output, inout들은 하나의 bundle로 묶은 것으로 생각하면 된다. 문법 modport [identifier] ) input [port_list], output [port_list] ); 아래 예제는 4 개의 logic들과, 2개의 modport 선언을 포함하는 인터페이스인 myInterface를 보여준다. (a9-11) modport인 dut0는 ack, sel을 입력으로, gnt, irq0..

하드웨어 설계에 대해 시뮬레이션을 진행하려면 테스트벤치라는 환경이 필요하다. 목적 테스트벤치를 사용하면 시뮬레이션을 통해 설계의 동작을 확인할 수 있다. 이는 설계에 대해 다양한 입력 stimulus를 사용해서 구동하는 container이다. 테스트벤치에서는 다음과 같은 과정으로 동작 확인이 이뤄진다. 다양한 종류의 입력 생성 생성된 입력으로 설계 구동 제공된 입력으로 출력 생성 예상되는 동작으로 출력을 확인해서 기능적 결함 확인 기능상 결함이 발견되면 설계를 변경해서 결함 수정 기능적 결함이 모두 제거될 때 까지 위 단계를 반복 수행 구성요소 구성요소 내용 Generator DUT를 구동하는 다양한 입력 생성 Interface 구동하거나 모니터링할 신호들을 포함 Driver 생성된 입력을 구동 Moni..